

PTO/SB/21 (08-00)

Approved for use through 10/31/2002. OMB 0651-0031

U.S. Patent and Trademark Office: U.S. DEPARTMENT OF COMMERCE Clion Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

TRANSMITTAL FORM

(to be used for all correspondence after initial filing)

Applicati n Number	10/605,759
Filing Date	10/23/2003
First Named Inventor	Yin-Chang Chen
Group Art Unit	
Examiner Name	
	AMIDOCALICA

Total Number of	of Pages in This Subm	Attorney Docket Number	FAIVIII 002400A		
<u>-</u>		ENCLOSURES (check	all that apply)		
Fee Transmittal Form Fee Attached Amendment / Reply After Final Aftidavits/declaration(s) Extension of Time Request Information Disclosure Statement Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application Assignment Papers (for an Application) Drawing(s) Appeal Communication to Boa of Appeals and Interferences Appeal Communication to Group Appeal Communication to Boa of Appeals and Interferences Appeal Communication to Group Appeal Communication to Boa of Appeals and Interferences Appeal Communication to Group Appeal Communication to Boa of Appeals and Interferences Appeal Communication to Boa of Appeals and Interferences Appeal Communication to Group Appeal Communication Appeal Communication Appeal Communication to Group Appeal Communication Appeal Communication Provisional Application Provisional Applica					
	SIGNATU	IRE OF APPLICANT, ATTORNEY, OR	AGENT		
Firm or Individual name	Winston Hsu, Reg. No.: 41,526				
Signature	Signature UCISTAN Gan Date (0/2872003				
Date	Date (0/287>003				
CEPTIFICATE OF MAILING					

	CERTIFICATE OF MAIL	.ING	
	dence is being deposited with the United States I Commissioner for Patents, Washington, DC 2023		
Typed or printed name			
Signature		Date	

Burden Hour Statement: This form is estimated to take 0.2 hours to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.

OT 3 0 2003 E

PTO/SB/17 (01-03)
Approved for use through 04/30/2003. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2003

Effective 01/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

(\$) (00.0
--------	------

Compl te if Known			
Application Number	10/605,759		
Filing Date	10/23/2003		
First Named Inventor	Yin-Chang Chen		
Examiner Name			
Art Unit			
Attorney Docket No.	AMIP0024USA		

METHOD OF PAYMENT (check all that apply) FEE CALCULATION (continued)									
Check Credit card Money Other None				3. A	DDITI	ONAL	. FEE	:S	
Deposit Account:			<u>Large</u>	Entity	Small	Entity			
Deposit	Account:			Fee	Fee		Fee	Fee Description	
Account	50-0801		i	1051	(\$) 130	2051	(\$) 65	Surcharge - late filing fee or oath	Fee Paid
Number Deposit				1051	50	2052		Surcharge - late minig fee or oath	
Account Name	North Americ	ca International Pa	itent Office	1052	50	2052	25	cover sheet	
	ioner is authori	zed to: (check all the	at apply)	1053	130	1053		Non-English specification	
Charge fee	(s) indicated belo	ow 🔽 Credit a	ny overpayments		2,520	1812		For filing a request for ex parte reexamination	
✔ Charge any	additional fee(s) during the pendenc	y of this application	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
	(s) indicated belo entified deposit a	ow, except for the fi account.	ling fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
		ALCULATION	-	1251	110	2251	55	Extension for reply within first month	
1. BASIC FI		ALCOLATION_		1252	410	2252	205	Extension for reply within second month	
Large Entity S				1253	930	2253	465	Extension for reply within third month	
	Fee Fee <u>F</u> Code (\$)	ee Description	Fee Paid	1254	1,450	2254	725	Extension for reply within fourth month	
	2001 375	Utility filing fee		1255	1,970	2255	985	Extension for reply within fifth month	
	2002 165	Design filing fee		1401	320	2401	160	Notice of Appeal	
1003 520	2003 260	Plant filing fee	-	1402	320	2402	160	Filing a brief in support of an appeal	
1004 750	2004 375	Reissue filing fee		1403	280	2403	140	Request for oral hearing	
1005 160	2005 80	Provisional filing fee		1451	1,510	1451	1,510	Petition to institute a public use proceeding	
	SI	UBTOTAL (1) (\$	3) 0.00	1452	110	2452	55	Petition to revive - unavoidable	
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE			1453	1,300	2453	650	Petition to revive - unintentional		
2. EXTRA C	CLAIM FEES		AND REISSUE from	1501	1,300	2501	650	Utility issue fee (or reissue)	
			Fee Paid	1502	470	2502	235	Design issue fee	
Total Claims Independent	-20**	_ = =		1503	630	2503	315	Plant issue fee	
Ctaims Multiple Deper	- 3**	'= L × <u>L</u>	ऱॗॗॗॗॗॗ	1460	130	1460	130	Petitions to the Commissioner	
Multiple Deper	ideni	<u> </u>		1807	50	1807	7 50	Processing fee under 37 CFR 1.17(q)	
Large Entity Fee Fee	Small Entity Fee Fee	Fee Description	•	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	Code (\$)		_	8021	40	802	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 1201 84	2202 9 2201 42	Claims in excess of Independent claim		1809	750	2809	375	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 280	2203 140	Multiple dependen		1810	750	2810	375	For each additional invention to be	
1204 84	2204 42	** Reissue indeper		400.	7-0			examined (37 CFR 1.129(b))	\vdash
		over original pat		1801		2801		Request for Continued Examination (RCE)	
1205 18	2205 9	** Reissue claims and over original		1802	900	1802	900	Request for expedited examination of a design application	
	CIID	TOTAL (2)	(\$) 0.00	Other	fee (sp	ecify) _			
**or number		, if greater; For Reis	(4)	*Red	uced by	Basic	Filing F	Fee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY				(Complet	e (if applicable)
Name (Print/Type)	Winston Hsu	111_	Registration No. 41,526	Telephor	e 886289237350
Signature		Win	ulmi bau	Date	(0/28/200

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.


This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, Washington, DC 20231.

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.


DECLARATION — Supplemental Priority Data Sheet

Additional foreign app	lications:			
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO
092119571	Taiwan R.O.C	07/17/2003		

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.







中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS REPUBLIC OF CHINA

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 07 月 17 日

Application Date

申 請 案 號: 092119571

Application No.

申 請 人: 聯笙電子股份有限公司

Applicant(s)

最

Director General

蔡練生

發文日期: 西元 2003 年 10 月 21 日

Issue Date

發文字號: 09221065670

Serial No.





申請日期:	IPC分類
申請案號:	

(以上各欄	(以上各欄由本局填註) 發明專利說明書				
	中文	應用同一驅動電壓輸出電路於複數個字元線驅動電路的快閃記憶體			
發明名稱	英文	FLASH MEMORY CAPABLE OF UTILIZING ONE DRIVING VOLTAGE OUTPUT CIRCUIT TO DRIVE A PLURALITY OF WORD LINE DRIVERS			
	姓 名(中文)	1. 陳印章			
=	姓 名 (英文)	1. CHEN, YIN-CHANG			
發明人 (共2人)	國 籍 (中英文)	1. 中華民國 TW			
	住居所(中文)	1. 新竹縣竹北市縣政七街二十三號三樓			
	住居所 (英 文)	1.3F, No. 23, Shianjeng 7th St., Jubei City, Hsin-Chu Hsien, Taiwan, R.O.C.			
	名稱或 姓 名 (中文)	1. 聯笙電子股份有限公司			
	名稱或 姓 名 (英文)	1. AMIC TECHNOLOGY CORPORATION			
= ,	國 籍 (中英文)	1. 中華民國 TW			
申請人(共1人)	住居所 (營業所) (中 文)	(本地址與前向貴局申請者相同)			
	住居所 (營業所) (英 文)				
	代表人(中文)	1. 陳 焜 錄			
	代表人(英文)	1. CHEN, KUN-LUH			





申請日期:	IPC分類	
申請案號:		

(以上各欄)	由本局填言	發明專利說明書
-	中文	
發明名稱	英 文	
	姓 名(中文)	2. 顏定國
-,	姓 名 (英文)	2. YEN, TING-KUO
發明人 (共2人)	國 籍 (中英文)	2. 中華民國 TW
()(2)()	住居所(中文)	2. 苗栗縣苑裡鎮山腳里二十一鄰三十之八號
	住居所 (英 文)	2. No. 30-8, Community 21, Shan-Chiao Li, Yuan-Li Town, Miao-Li Hsien, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三申請人	國 籍 (中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	



四、中文發明摘要 (發明名稱:應用同一驅動電壓輸出電路於複數個字元線驅動電路的快閃記憶體)

五、(一)、本案代表圖為:第 五 圖

(二)、本案代表圖之元件代表符號簡單說明

72a 字元線驅動電路 82a

82a 記憶區塊選取電路

五、英文發明摘要 (發明名稱:FLASH MEMORY CAPABLE OF UTILIZING ONE DRIVING VOLTAGE OUTPUT CIRCUIT TO DRIVE A PLURALITY OF WORD LINE DRIVERS)

A flash memory capable of utilizing one driving voltage output circuit to drive a plurality of word line drivers. The flash memory has a row driver for driving a predetermined word line to approach a predetermined voltage level. The row driver has a plurality of word line drivers, and each word line driver has a plurality of driving units and a driving voltage output circuit. The





四、中文發明摘要 (發明名稱:應用同一驅動電壓輸出電路於複數個字元線驅動電路的快閃記憶體)

83a、83b、83c 驅動單元 84 NAND邏輯閘

86a、86b、86c、86d、86e、86f 電晶體

87a、87b、87c、87d、87e 反相器

五、英文發明摘要 (發明名稱:FLASH MEMORY CAPABLE OF UTILIZING ONE DRIVING VOLTAGE OUTPUT CIRCUIT TO DRIVE A PLURALITY OF WORD LINE DRIVERS)

driving voltage output circuit is used for determining operating voltage levels of a plurality of driving voltages according to a plurality of second decoded signals without utilizing a plurality of first decoded signals, and for outputting a predetermined driving voltage to drive the predetermined word line to approach the predetermined voltage level when a



四、中文發明摘要 (發明名稱:應用同一驅動電壓輸出電路於複數個字元線驅動電路的快閃記憶體)

五、英文發明摘要 (發明名稱:FLASH MEMORY CAPABLE OF UTILIZING ONE DRIVING VOLTAGE OUTPUT CIRCUIT TO DRIVE A PLURALITY OF WORD LINE DRIVERS)

driving unit electrically connected to the predetermined word line is turned on for connecting the predetermined word line and the driving voltage output circuit.




六、指定代表圖	

一、本案已向					
國家(地區)申請專利	申請日期	案號	主張專利法第二十四條第一項優先權		
	,				
		<i>t</i> ::			
		無			
二、□主張專利法第二十二	五條之一第一項優	· 先.權 :			
		, , , , , , , , , , , , , , , , , , ,			
申請案號:		無			
日期:					
三、主張本案係符合專利法第二十條第一項□第一款但書或□第二款但書規定之期間					
日期:					
四、□有關微生物已寄存為	公園 外・				
寄存國家:	R 图 A ·				
寄存機構:		無			
寄存日期:					
寄存號碼:					
□有關微生物已寄存於國內(本局所指定之寄存機構):					
寄存機構:		<i>L</i> -			
寄存日期:		無			
寄存號碼:					
□熟習該項技術者易力	於獲得,不須寄存	o			
■ 					

五、發明說明 (1)

發明所屬之技術領域



先前技術

近年來,隨著可攜式 (portable)電子產品的需求增加,快閃 (flash)記憶體的技術以及市場應用也日益成熟擴大。這些可攜式電子產品包括有數位相機的底片、手機、遊戲機 (video game apparatus)、個人數位助理 (personal digital assistant, PDA)之記憶體、電話答錄裝置以及可程式 IC等等。快閃記憶體係為一種非揮發性記憶體 (non-volatile memory),其運作原理是藉由改變電晶體 (亦即記憶單元)的臨界電壓 (threshold voltage)來控制相對應閘極通道的形成以達到記憶資料的目的,同時可使儲存在快閃記憶體中的資料不會因電源中斷而受到消失,

請參閱圖一,圖一為習知快閃記憶體 10的結構示意圖。快閃記憶體 10包含有一基底 (substrate) 12,一源極 (source) 14,一汲極 (drain) 16,一浮置閘極 (floating gate) 18,以及一控制閘極 (control gate) 20。浮置閘極 18與基底 12中的通道 (channel) 22





五、發明說明 (2)

之間以一氧化層 24隔離,以及控制閘極 20與浮置閘極 18之間以另一氧化層 25隔離,而基底 12條連接於一參考電壓 Vbb。若快閃記憶體 10條為 N型金屬氧化半導體 (NMOS) 構造,則基底 12為 P型 摻雜區,而源極 14及汲極 16為 N型 摻雜區,相反地,若快閃記憶體 10條為 P型金屬氧化半導體 (PMOS) 構造,則基底 12為 N型 摻雜區,而源極 14及汲極 16為 P型 摻雜區。請注意,為便於說明,圖一中僅顯示一記憶單元(memory cell) 26,一般而言,快閃記憶體 10包含有複數個以行(row)及列(column)方式排列的記憶單元 26,用來依據個別的行列位址(address)以儲存資料。

快閃記憶體 10的原理詳述如下,以快閃記憶體 10係為 N型金屬氧化半導體 (NMOS) 構造為例,輸入控制閘極 20的控制電壓 Vcg可改變浮置閘極 18上所儲存之電子 (electron) 的數量,所以可透過浮置閘極 18上所儲存的電子而進一步地改變形成通道 22所對應的臨界電壓 (threshold voltage) 。因此於讀取資料時,記憶單元 26係依據浮置閘極 18所儲存的電子而來區分為兩種資料 狀態 "0"或 "1"。當浮置閘極 18儲存較多電子時,由於浮置閘極 18對應負電性,所以造成臨界電壓也相對地較高,亦即控制閘極 20需對應較高的正電壓準位才可使基底 12上形成所要的通道;相反地,當浮置閘極 18储存較少電子或未儲存任何電子時,對應通道 22形成的臨界電





五、發明說明(3)

壓也相對地較低。一般而言,為了使記憶單元 26之源極 14與汲極 16導通,亦即產生通道 22,則必須於控制閘極 20輸入一控制電壓 Vcg,並經由讀取源極 14與汲極 16之間 導通的電流值大小以判定於該外加控制電壓 Vcg之下,記憶單元 26所代表的資料狀態為 "1"或 "0"。

快 閃 記 憶 體 10的 運 作 主 要 可 區 分 為 程 式 化 (program) 操 作 , 讀 取 (read) 操 作 , 以 及 清 除 (erase) 操 作 。 以 快 閃記憶體 10係為 N型 金屬氧化半導體 (NMOS) 構造為例, 對於程式化操作而言,基底 12所連接之參考電壓 Vbb對應 一接地電壓 (例如 O伏特),控制閘極 2 O所連接之控制電 壓 V c g 對 應 一 正 電 壓 (例 如 +8.5伏 特),源 極 14所 連 接 之 控制電壓 V S對應該接地電壓,以及汲極 1 6所連接之控制 電 壓 V d對 應 一 正 電 壓 (例 如 +5伏 特) 。 此 時 , 通 道 22會 形成以電連接汲極 16與源極 14, 所以電子會由源極 14傳 輸 至 汲 極 16, 由 於 汲 極 16與 源 極 14的 壓 差 大 而 造 成 一 大 電場來驅動通道22的電子,並產生習知的通道熱電子 (channel hot electron),當該通道熱電子的能量足 以跨越氧化層 24的能量障壁 (potential barrier) 時, 控制閘極20會吸引該通道熱電子至浮置閘極18,亦即程 式化操作係驅使浮置閘極 18儲存一預定數量的電子。相 反地,對於不需程式化的記憶單元26來說,其控制閘極 Vcg則會對應該接地電壓,因此通道22並不會形成,換句 話 說 , 浮 置 閘 極 18便 無 法 順 利 地 儲 存 一 預 定 數 量 的 電





五、發明說明 (4)

子。

對於讀取操作而言,基底 12所連接之參考電壓 Vbb對應一接地電壓 (例如 0伏特),控制 開極 20所連接之控制電壓 Vcg對應一正電壓 (例如 +3.3伏特),源極 14所連接之控制電壓 Vs對應該接地電壓,以及汲極 16所連接之控制電壓 Vd對應一正電壓 (例如 +1伏特),此時,若浮置開極 25已經由上述程式化操作而儲存一預定數量的電子,因此控制電壓 Vcg的電壓準位便不足以驅使基底 12中形成所需的通道 22,所以源極 14與汲極 16之間無法順利地輸出電流;相反地,若浮置開極 25並未由上述程式化操作而儲存一預定數量的電子,因此控制電壓 Vcg的電壓準位足以驅使基底 12中形成所需的通道 22,所以源極 14便可經由通道 2電連接於汲極 16,亦即源極 14與汲極 16之間可以順利地輸出電流,所以最後透過一習知感測電路(senseamplifier),便可依據電流大小來決定記憶單元 26所紀錄的邏輯值為 "1"或 "0"。

對於清除操作而言,基底 12所連接之參考電壓 Vbb對應一正電壓 (例如 +8.5伏特),控制閘極 20所連接之控制電壓 Vcg對應一負電壓 (例如 -7伏特),源極 14所連接之控制電壓 Vs對應一接地電壓 (例如 0伏特),以及汲極 16係為浮接 (floating),若浮置閘極 25儲存有一預定數量的電子,然而控制閘極 20與基底 12之間的電場會驅離浮





五、發明說明 (5)

置閘極 25上的電子,亦即利用習知 FN穿遂 (Fowler-Nordheim tunneling)的效應將浮置閘極 25上的電子輸出至源極 14而移除。

如上所述,快閃記憶體10無論執行程式化操作、讀取操 作或清除操作,其控制閘極20需輸入適當的控制電壓 Vcg, 一般而言,控制閘極 20係電連接於一字元線 (word line) , 因此需要一驅動電路來提供所需的操作電壓至 字元線。請參閱圖二,圖二為圖一所示之快閃記憶體10 的電路示意圖。快閃記憶體 10包含有一第一解碼電路 32, 一 第 二 解 碼 電 路 34, 一 行 驅 動 電 路 (row driver) 36, 一 電 壓 供 應 電 路 38, 以 及 複 數 個 記 憶 區 塊 40a、 40b。 行驅動電路 36包含有複數個字元線驅動電路 (word line driver) 42a、42b,而每一記憶區塊 40a、40b設置 有複數個記憶單元 44,此外,各字元線驅動電路 42a、 42b係用來驅動複數條字元線 WLo~WLo, 請注意, 每一字元 線 WL ~ WL 係 同 時 連 接 於 複 數 個 記 憶 單 元 44。 第 一 解 碼 電 路 32係 用 來 解 碼 一 記 憶 體 位 址 ADDRESS以 產 生 第 一 解 碼 訊 號 XP, 該第一解碼訊號 XP係用來決定選取哪一個字元線 驅 動 電 路 42a、 42b, 例 如 該 記 憶 體 位 址 ADDRESS係 對 應 記 憶 區 塊 40a中 的 記 憶 單 元 44, 因 此 當 第 一 解 碼 電 路 32解 碼 記憶體位址 ADDRESS後, 由於記憶區塊 40a對應於字元線 驅動電路 42a,因此經由第一解碼訊號 XP決定需使用字元 線驅動電路 42a來存取記憶區塊 40a。此外,第二解碼電





五、發明說明 (6)

路 34亦會解碼記憶體位址 ADDRESS以產生第二解碼訊號 XT,第二解碼訊號 XT係用來決定哪一字元線需輸入操作電壓以程式化、讀取、或清除一預定記憶單元,舉例來說,當該記憶體位址 ADDRESS係對應記憶區塊 40a中,位於字元線 WL上的一記憶單元 44時,若快閃記憶體 10係進行讀取操作,則如前所述,該記憶單元 44的控制閘極需輸入+3.3伏特,所以當第一解碼訊號 XP選取字元線驅動電路 42a,以及第二解碼訊號 XT選取字元線 WL時,字元線驅動電路 42a便可成功地驅動字元線 WL對應 +3.3伏特的電壓準位。

電壓供應電路 38則是用來提供行驅動電路 36運作所需的操作電壓,舉例來說,當快問記憶體 10執行程式化操作時,若記憶單元 44需被程式化,則電壓供應電路 38提供 + 8.5伏特予記憶單元 44之控制開極;相反地,若記憶單元 44不需被程式化,則電壓供應電路 38提供 0伏特予記憶單元 44之控制開極。當快問記憶體 10執行讀取操作時,若需讀取記憶單元 44所紀錄的資料,則電壓供應電路 38提供 + 3.3伏特予記憶單元 44之控制開極;相反地,若不需讀取記憶單元 44所紀錄的資料,則電壓供應電路 38提供 0伏特予記憶單元 44之控制開極。當快問記憶體 10執行清除操作時,則電壓供應電路 38便輸出 - 7伏特予記憶單元 44之控制開極。當快問記憶體 10執行清除操作時,則電壓供應電路 38便輸出 - 7伏特予記憶單元 44之控制開極。當快問記憶費 10目前係執行程式化操作、讀取操作或清除操作





五、發明說明 (7)

來提供不同的電壓準位與行驅動電路36。

請參閱圖三,圖三為圖二所示之字元線驅動電路 42a的電 路 示 意 圖 。 字 元 線 驅 動 電 路 42a包 含 有 一 NAND邏 輯 閘 46以 及複數個 NOR邏輯 閘 48a、 48b、 48c。 如前所述, 第一解 碼 電 路 32所 輸 出 的 第 一 解 碼 訊 號 XP係 用 來 選 取 行 驅 動 電 路 36中一字元線驅動電路。假設行驅動電路 36包含有八 個字元線驅動電路,其中字元線驅動電路 42a係為第一個 字 元 線 驅 動 電 路 , 而 字 元 線 驅 動 電 路 42a係 為 第 八 個 字 元 線驅動電路,因此如業界所習知,利用三個解碼訊號 XPA、 XPB、 XPC即 可 達 到 於 行 驅 動 電 路 36中 選 取 出 一 字 元 線 驅 動 電 路 的 目 的 , 舉 例 來 說 , 輸 入 NAND邏 輯 閘 46的 訊 號 分 別 為 解 碼 訊 號 XPA的 反 相 訊 號 , 解 碼 訊 號 XPB的 反 相 訊 號 , 以 及 解 碼 訊 號 XPC的 反 相 訊 號 , 因 此 僅 有 當 三 個 解 碼訊號 XPA、 XPB、 XPC均對應邏輯值"0"時,輸入 NAND邏 輯 閘 46的 三 個 訊 號 才 會 均 對 應 邏 輯 值 "1"而 使 NAND邏 輯 閘 46輸出邏輯值 "0", 亦即此時字元線驅動電路 42a會被選 取。對於每一字元線驅動電路,其電路架構與字元線驅 動 電 路 42a的 電 路 架 構 相 似 , 而 唯 一 的 不 同 之 處 在 於 輸 入 NAND邏輯 閘 46的 訊號, 以字元線驅動電路 42b為例,輸入 NAND邏輯 闡 46的 訊號 分別 為解碼訊號 XPA,解碼訊號 XPB, 以及解碼訊號 XPC, 因此僅有當三個解碼訊號 XPA、 XPB、 XPC均 對 應 邏 輯 值 "1"時 , 輸 入 NAND邏 輯 閘 46的 三 個 訊號 才 會 均 對 應 邏 輯 值 "1"而 使 NAND邏 輯 閘 46輸 出 邏 輯





五、發明說明 (8)

值 " 0 ", 亦即此時字元線驅動電路 4 2 b便會被選取。綜合 上 述 , 經 由 NAND邏 輯 閘 46的 設 置 , 便 可 透 過 解 碼 訊 號 XPA、 XPB、 XPC的 邏 輯 值 為 "1"或 "0"來 決 定 八 個 字 元 線 驅 動 電 路 中 , 哪 一 字 元 線 驅 動 電 路 會 被 選 取 。 如 圖 三 所 示, 每 - NOR邏輯 輯 間 48a、48b、48c對應 - 特定字元線, 亦即若字元線驅動電路 42a包含有八個 NOR邏輯閘 48a、 48b、48c, 其中 NOR邏輯 閘 48a對應字元線 WLa, NOR邏輯閘 48ba對應字元線 WL₁,以及 NOR邏輯閘 48c對應字元線 WL₈。 如 前 所 述 , 第 二 解 碼 訊 號 XT係 用 來 決 定 哪 一 字 元 線 需 輸 入操作電壓以成功地程式化、讀取、或清除一預定記憶 單元, 由於字元線驅動電路42a(如圖三所示)包含有8 條字元線 Wlo~Wlz,因此當第二解碼電路34輸出第二解碼 訊 號 XT時 , 第 二 解 碼 訊 號 XT包 含 有 八 個 解 碼 訊 號 XT。 ~ X T₇, 其 分 別 依 據 其 邏 輯 值 來 決 定 相 對 應 字 元 線 W L₀~ W L 是 否被選取。舉例來說,若該預定記憶單元之控制閘極電 連接於字元線 W L₀,所以解碼訊號 X T 儈對應邏輯值"1", 而其餘解碼訊號 XT₁~XT 會對應邏輯值 "0",由圖三可知, 於 解 碼 訊 號 XPA、 XPB、 XPC均 對 應 邏 輯 值 "1"而 選 取 字 元 線 驅 動 電 路 42a後 , 僅 有 當 解 碼 訊 號 XT 濧 應 邏 輯 " 1 " 時 , N O R 邏 輯 閘 4 8 a 的 輸 出 端 才 會 對 應 邏 輯 值 " 1 " , 亦即對於其餘解碼訊號 XT₁~XT_而言,例如解碼訊號 XT₁, 由於其邏輯值為"0",因此NOR邏輯閘48b的輸出端即會對 應 邏 輯 值 "0"。





五、發明說明 (9)

請注意,每一NOR邏輯閘之輸出端與相對應字元線WL~WL7 之間係分別設置有電壓轉換電路(level shift circuit), 於圖三中, NOR邏輯閘 48a連接於電壓轉換電 路 50a, NOR邏 輯 閘 48b連 接 於 電 壓 轉 換 電 路 50b, 以 及 NOR 邏 輯 閘 48c連 接 於 電 壓 轉 換 電 路 50c。 電 壓 轉 換 電 路 50a、 50b、50c係應用相同的電路架構,以電壓轉換電路 50a為 例, 其包含有電晶體 52a、52b、52c、52d以及一反相器 (inverter) 54, 其中電晶體 52a、 52c係為 P型金屬氧化 半 導 體 電 晶 體 (PMOS transistor) , 而 電 晶 體 52b、 52d 係為 N型 金屬 氧化半導體電晶體 (NMOS transistor) 假設快閃記憶體 10執行讀取操作,因此電壓供應電路38 會 分 別 輸 出 +3.3伏 特 以 及 0伏 特 , 其 中 +3.3伏 特 係 用 來 作 為圖三所示之電壓準位 V1,而 0伏特即用來作為圖三所示 之 電 壓 準 位 V2, 所 以 當 NOR邏 輯 閘 48a的 輸 出 端 對 應 邏 輯 值 "1"時, 電晶體 52b會 導通而使端點 A趨近 0伏特(亦即 對應於邏輯值"0"),同時電晶體52c亦會導通而使端點B超 近 +3.3伏 特 (亦 即 對 應 於 邏 輯 值 "1") , 此 外 , 電 晶 體 52a、52d並未導通,所以字元線 WL 最後便趨近+3.3伏特 而可成功地讀取記憶單元;相反地,當NOR邏輯閘 48a的 輸 出 端 對 應 邏 輯 值 0 時 , 電 晶 體 52b 不 會 導 通 , 而 反 相 器 54的 輸 出 端 對 應 邏 輯 值 "1"而 使 電 晶 體 52d導 通 , 因 此 端點 B趨近 O伏特 (亦即對應於邏輯值"O"), 同時電晶體 52a亦 會 導 通 而 使 端 點 A趨 近 +3.3伏 特 (亦 即 對 應 於 邏 輯 值 "1") ,此外,電晶體 52b、 52c並未導通,所以字元線





五、發明說明 (10)

WL 最後便趨近 0伏特而無法進行讀取記憶單元的操作。

如上所述,每一字元線 WLo~WL 均需連接於一相對應的電壓轉換電路,以電壓轉換電路 50 a為例,電壓轉換電路 50 a需依據解碼訊號 XPA、 XPB、 XPC、 XT來決定驅動字元線 WL 超近電壓準位 V1或電壓準位 V2,而電壓轉換電路 50 a最少需要 6個電晶體來構成,因此當習知快閃記憶體 10設置有複數條字元線時,則行驅動電路 36所需之電晶體數目便十分龐大而造成快閃記憶體 10的晶片尺寸隨之增加。

發明內容

因此本發明之主要目的在於提供一種應用同一驅動電壓輸出電路於複數個字元線驅動電路而可大幅地降低電晶體數量的快閃記憶體,以解決上述問題。

根據本發明之申請專利範圍,係揭露一種一種記憶體,其包含有複數個記憶區塊(memory block),一第一解碼電路,一第二解碼電路,以及一行驅動電路(row driver)。每一記憶區塊包含有複數個字元線(word line),且每一字元線電連接於複數個記憶單元(memory cell)。該第一解碼電路係用來解碼一記憶體位址以產生複數個第一解碼訊號。該第二解碼電路係用





五、發明說明(11)

來解碼該記憶體位址以產生複數個第二解碼訊號。該行 驅動電路係用來驅動一預定字元線至一預定電壓準位, 該行驅動電路包含有複數個字元線驅動電路(word line ,電連接於該第一解碼電路與該第二解碼電 driver) 路。每一字元線驅動電路包含有複數個驅動單元 憶區塊選取電路,以及一驅動電壓輸出電路。每一驅動 單元係電連接於一字元線。該記憶區塊選取電路係電連 接於該複數個驅動單元,用來依據該複數個第一解碼訊 號導通該複數個驅動單元。 該驅動電壓輸出電路係電連 接於該複數個驅動單元,用來以不使用該複數個第一解 碼訊號之方式依據該複數個第二解碼訊號決定複數個驅 動 電 壓 之 操 作 電 壓 準 位 , 以 及 於 連 接 於 該 預 定 字 元 線 之 驅動單元導通而電連接該預定字元線與該驅動電壓輸出 電 路 時 , 輸 出 一 預 定 驅 動 電 壓 來 驅 動 該 預 定 字 元 線 至 該 預定電壓準位。

由於本發明快閃記憶體應用同一驅動電壓輸出電路於複數個字元線驅動電路,因此可大幅地降低電晶體的使用數量,所以本發明快閃記憶體具有較小的尺寸以及較低的生產成本。

實施方式

請參閱圖四,圖四為本發明快問記憶體60的功能方塊示





五、發明說明(12)

意圖。快閃記憶體 60包含有一第一解碼電路 62,一第二 解碼 電路 64, 一電壓供應電路 66, 一行驅動電路 68, 以 及 複 數 個 記 憶 區 塊 70a、 70b。 行 驅 動 電 路 68包 含 有 複 數 個字元線驅動電路 72a、 72b, 一驅動電壓輸出電路 74, 一 基 底 電 壓 控 制 電 路 76,以 及 一 字 元 線 重 置 電 路 78,其 中 各 字 元 線 驅 動 電 路 72a、 72b分 別 對 應 記 憶 區 塊 70a、 而每一記憶區塊 70a、70b設置有複數個記憶單元 80。此外,各字元線驅動電路72a、72b中設置有記憶 塊 選 取 電 路 82a、 82b, 用 來 決 定 相 對 應 字 元 線 驅 動 電 路 72a、 72b是 否 啟 動 。 每 一 字 元 線 驅 動 電 路 72a、 72b係 用 來驅動複數條字元線 $WL_{\circ}WL_{\circ}$ 對應的電壓準位,如圖四 所 示 , 每 一 字 元 線 W L 0~ W L 連 接 於 複 數 個 記 憶 單 元 8 0。 第 一 解 碼 電 路 62係 用 來 解 碼 一 記 憶 體 位 址 ADDRESS以 產 生 第 一 解 碼 訊 號 XP, 該 第 一 解 碼 訊 號 XP係 用 來 決 定 選 取 哪 一 個字元線驅動電路 72a、 72b, 例如該記憶體位址 ADDRESS 係 對 應 記 憶 區 塊 70a中 的 一 記 憶 單 元 80, 因 此 當 第 一 解 碼 電 路 62解 碼 記 憶 體 位 址 ADDRESS後 , 由 於 記 憶 區 塊 70a對 應於字元線驅動電路 72a, 因此經由第一解碼訊號 XP, 記 憶 體 選 取 電 路 82a便 決 定 需 啟 動 字 元 線 驅 動 電 路 72a來 存 取 記 憶 區 塊 70a。 此 外 , 第 二 解 碼 電 路 34亦 會 解 碼 記 憶 體 位址 ADDRESS以產生第二解碼訊號 XT,並輸出第二解碼訊 號 XT至 驅 動 電 壓 輸 出 電 路 74。 第 二 解 碼 訊 號 XT係 用 來 決 定哪一字元線需輸入一操作電壓以程式化、讀取、 除一預定記憶單元,而驅動電壓輸出電路74便依據第二





五、發明說明(13)

解碼訊號 XT所提供之資訊以及電壓供應電路 66所提供之 操作電壓來控制已由第一解碼訊號 XP選取之字元線驅動 電路中,各字元線 WL n~ WL 所對應的電壓準位。舉例來 說 , 當 該 記 憶 體 位 址 ADDRESS係 對 應 記 憶 區 塊 40a中 , 位 於字元線 WL 止的一記憶單元 80時,若快閃記憶體 60係進 行讀取操作,則如前所述,該記憶單元80的控制閘極需 輸入+3.3伏特,所以電壓供應電路66此時便會輸出+3.3伏特的操作電壓至驅動電壓輸出電路74,當第一解碼訊 號 XP選 取 字 元 線 驅 動 電 路 72a, 以 及 第 二 解 碼 訊 號 XT選 取 字 元 線 WL 時 , 驅 動 電 壓 輸 出 電 路 74便 可 輸 出 +3.3伏 特 至 字元線 WL以使字元線 WL上的記憶單元 80可成功地執行讀 取操作;相反地,對於字元線驅動電路72a中未被第二解 碼 訊 號 XT選 取 的 其 餘 字 元 線 WL 1~ WL 來 說 , 驅 動 電 壓 輸 出 電 路 74則 無 法 將 +3.3伏 特 的 操 作 電 壓 輸 出 至 字 元 線 WL_1 ~WL, 所以字元線 WL,~WL,上的記憶單元 80所記錄的資料必 定無法順利地被讀取。此外,基底電壓控制電路 76電連 接 於 電 壓 供 應 電 路 66, 係 用 來 於 快 閃 記 憶 體 60執 行 程 式 化操作、讀取操作或清除操作時,輸出適當的電壓準位 予字元線驅動電路 72a、 72b中電晶體的基底,而字元線 重 置 電 路 78係 用 來 於 快 閃 記 憶 體 60執 行 程 式 化 操 作 、 讀 取操作或清除操作時,控制是否重置字元線WLa~WL的電 壓準位對應一預定值(例如接地電壓)

如上所述,電壓供應電路66條用來提供行驅動電路68運





五、發明說明 (14)

作 所 需 的 操 作 電 壓 , 舉 例 來 說 , 當 快 閃 記 憶 體 $6\,0$ 執 行 程 式化操作時,若記憶單元80需被程式化,則電壓供應 路 66提 供 +8.5伏 特 予 驅 動 電 壓 輸 出 電 路 74, 以 便 驅 動 電 壓 輸 出 電 路 74可 進 一 步 地 驅 動 記 憶 單 元 80之 控 制 閘 極 至 + 8.5伏 特;相反地,若記憶單元 44不需被程式化,則電壓 供 應 電 路 66提 供 0伏 特 予 驅 動 電 壓 輸 出 電 路 74, 以 便 驅 動 雷 壓 輸 出 電 路 74驅 動 記 憶 單 元 44之 控 制 閘 極 至 0伏 特 。 同 樣 地 , 當 快 閃 記 憶 體 60執 行 讀 取 操 作 時 , 若 需 讀 取 記 憶 單 元 80所 紀 錄 的 資 料 , 則 電 壓 供 應 電 路 66提 供 +3.3伏 特 予驅動電壓輸出電路 74,以便驅動電壓輸出電路 74可驅 動 記 憶 單 元 44之 控 制 閘 極 至 3.3伏 特 ; 相 反 地 , 若 不 需 讀 取 記 憶 單 元 80所 紀 錄 的 資 料 , 則 電 壓 供 應 電 路 66提 供 0伏 特 予 驅 動 電 壓 輸 出 電 路 74, 以 便 驅 動 電 壓 輸 出 電 路 74**可** 驅動記憶單元 44之控制閘極至 0伏特。同理,當快閃記憶 體 60執 行 清 除 操 作 時 , 則 電 壓 供 應 電 路 38便 提 供 -7伏 特 0伏 特 予 行 驅 動 電 路 68, 所 以 對 於 需 清 除 其 儲 存 資 料 的 記憶單元 80而言, 其控制 閘極會被驅動至 -7.5伏特, 對 於 不 需 清 除 其 儲 存 資 料 的 記 憶 單 元 80而 言 , 其 控 制 閘 極 會 被 驅 動 至 0伏 特 。 换 句 話 說 , 電 壓 供 應 電 路 66會 依 據 快 閃 記 憶 體 60目 前 係 執 行 程 式 化 操 作 、 讀 取 操 作 或 清 除 操作來提供不同的電壓準位予行驅動電路68。

請參閱圖五,圖五為圖四所示之字元線驅動電路 72 a的電路示意圖。字元線驅動電路 72 a包含有一記憶區塊選取電





五、發明說明 (15)

路 82a以 及 複 數 個 驅 動 單 元 83a、 83b、 83c。 記 憶 區 塊 選 取電路 82a包含有一 NAND邏輯 閘 84, 複數個電晶體 86a、 86b、86c、86d、86e、86f, 以及複數個反相器 (inverter) 87a、87b、87c、87d、87e。各驅動單元 83a、83b、83c分别 對 應 一 字 元 線 , 例 如 字 元 線 驅 動 電 路 72a係用來控制八條字元線 WL₀~WL₇,而驅動單元 83a用來 驅動字元線 WLn,驅動單元 83b用來驅動字元線 WL2,以及 驅動單元 83c便用來驅動字元線 WL₇。每一驅動單元 83a、 83b、83c的 電 路 結 構 相 同 , 以 驅 動 單 元 83a為 例 , 其 包 含 有 複 數 個 電 晶 體 88a、 88b、 88c, 其 中 電 晶 體 88b、 88c係 為 N型 金屬 氧 化 半 導 體 電 晶 體 , 而 電 晶 體 88a係 為 P型 金屬 氧化半導體電晶體。電晶體 88a係形成於一 N型基底,例 如 一 N型 井 (N well) , 且 該 基 底 係 電 連 接 於 電 壓 Vnw。 請注意,電壓 Vnw的電壓準位係由基底電壓控制電路76所 控制, 而輸入各驅動單元 83a、83b、83c的電壓 (Vin)。~ (Vin)則由驅動電壓輸出電路 74所控制,另外,輸入各驅 動 單 元 83a、 83b、 83c的 電 壓 Vin'係 由 電 壓 供 應 電 壓 66所 提供。於行驅動電路 68中,各字元線驅動電路 72a的電路 架構類似,因此為了便於說明,僅使用字元線驅動電路 72a的 電 路 來 說 明 。

如前所述,第一解碼電路 62所輸出的第一解碼訊號 XP係用來選取行驅動電路 68中一字元線驅動電路,假設行驅動電路68包含有八個字元線驅動電路,其中字元線驅動





五、發明說明 (16)

雷 路 72a係 為 第 一 個 字 元 線 驅 動 電 路 , 而 字 元 線 驅 動 電 路 72b係為第八個字元線驅動電路,因此如業界所習知,利 用三個解碼訊號 XPA、 XPB、 XPC即可達到於行驅動電路 68 中選取一字元線驅動電路的目的。舉例來說,解碼訊號 XPA可 對 應 邏 輯 值 "1"或 "0", 解 碼 訊 號 XPB可 對 應 邏 輯 值 "1"或 "0", 以及解碼訊號 XPC可對應邏輯值 "1"或 "0", 因此依據解碼訊號 XPA、 XPB、 XPC的邏輯值可產生2種組 合,所以當第一解碼訊號 XP由解碼訊號 XPA、XPB、XPC構 成時,於八個字元線驅動電路中,便可依據解碼訊號 XPA、 XPB、 XPC來 選 取 其 中 一 字 元 線 驅 動 電 路 。 如 圖 五 所 示,解碼訊號 XPA、 XPB、 XPC需 分別經由反相器 87c、 87d、 87e轉 換 為 相 對 應 的 反 相 訊 號 後 輸 入 NAND邏 輯 閘 84, 所以僅有當解碼訊號 XPA、 XPB、 XPC均對應邏輯 值 "O"時 , NAND邏 輯 閘 84的 輸 出 端 才 會 對 應 邏 輯 值 "1", 换句話說,此時字元線驅動電路 42a才會被選取。對於每 一字元線驅動電路,其電路架構與字元線驅動電路 42a的 電 路 架 構 相 似 , 而 唯 一 的 不 同 之 處 在 於 輸 入 NAND邏 輯 閘 84的 訊 號 , 以 字 元 線 驅 動 電 路 72b為 例 , 則 輸 入 NAND邏 輯 閘 84的 訊 號 分 別 為 解 碼 訊 號 XPA, 解 碼 訊 號 XPB, 以 及 解 碼 訊 號 XPC, 因 此 僅 有 當 三 個 解 碼 訊 號 XPA、 XPB、 XPC均 對 應 邏 輯 值 "1"時 , 輸 入 NAND邏 輯 閘 84的 三 個 訊 號 才 會 均 對應邏輯值"1"而使 NAND邏輯 開 84輸出邏輯值"0",亦即 此時字元線驅動電路72b便會被選取。綜合上述,經由 NAND邏輯 閘 84的 設置,便可透過解碼訊號 XPA、 XPB、 XPC





五、發明說明 (17)

的邏輯值為"1"或"0"來決定八個字元線驅動電路中,哪一字元線驅動電路會被選取。

本實施例中,當三個解碼訊號 XPA、 XPB、 XPC均對應邏輯 值 "O"時 , 字 元 線 驅 動 電 路 72a之 NAND邏 輯 閘 84可 輸 出 邏 輯值"0",因此經由反相器 87a、87b後,端點 B會對應邏 輯 值 " O " , 亦 即 端 點 B的 電 壓 準 位 係 為 低 電 壓 準 位 (例 如 接地電壓 GND) ,而對於端點 A來說,電晶體 86a、 86c、 86f會導通,電晶體 86b、86d、86e則不會導通,所以端 點 A亦會對應邏輯值"0",亦即端點 A的電壓準位為接地電 壓 GND, 因此電晶體 88a便會導通, 而電壓 (Vin)₀~(Vin)₇ 則可驅動相對應字元線 WLo~WLz;相反地,當三個解碼訊 號 XPA、 XPB、 XPC並 非 均 對 應 邏 輯 值 "O"時 , NAND邏 輯 閘 46則會輸出邏輯值"1",因此經由反相器 87a、87b後,端 點 B會對應邏輯值"1",亦即端點 B的電壓準位係為高於接 地 電 壓 GND的 正 電 壓 , 而 對 於 端 點 A來 說 , 電 晶 體 86b、 86d、86e會導通,電晶體86a、86c、86f則不會導通,所 以端點 A會對應邏輯值"1",亦即端點 A的電壓準位為電壓 Vnw(亦即電晶體 88a之基底電壓),因此電晶體 88a便無 法 導 通 , 而 由 於 電 晶 體 88b導 通 , 所 以 電 壓 Vin'便 會 驅 動 字元線 WL₁~WL₇。

請參閱圖六,圖六為圖四所示之基底電壓控制電路76的電路示意圖。基底電壓控制電路76包含有複數個電晶體





五、發明說明(18)

90a、90b、90c、90d、90e、90f、90g、90h以及二反相 器 92a、 92b。 若 快 閃 記 憶 體 60執 行 程 式 化 操 作 或 讀 取 操 作 , 則 輸 入 訊 號 NEGWL會 對 應 邏 輯 值 "0", 亦 即 輸 入 訊 號 NEGWL係 為 接 地 電 壓 , 所 以 電 晶 體 90e維 持 關 閉 狀 態 , 電 晶 體 90c會 導 通 , 此 外 , 反 相 器 92a的 輸 出 端 會 對 應 邏 輯 值 "1",亦即反相器 92a的輸出端係為高電壓準位(例 電 壓 Vpp) , 所 以 電 晶 體 90f會 導 通 , 而 電 晶 體 90d則 維 關閉狀態。隨著電晶體 90f的導通, 因此端點 C會電連 接於接地端 GND而對應接地電壓,所以電晶體 90a亦會導 並造成端點 D趨近電壓 Vpp而使電晶體 90b維持關閉狀 。明顯地,反相器 92b的輸出端會對應接地電壓,所以 晶 體 90h係 維 持 關 閉 狀 態 , 而 電 晶 體 90g會 導 通 而 驅 使 電 壓 Vnw等 於 電 壓 Vpp。 換 句 話 說 , 若 快 閃 記 憶 體 60執 行 程式化操作或讀取操作時,則電壓 Vnw會被基底電壓控制 電路 76設定為電壓 Vpp(例如 8.5伏特)。相反地,若快 閃 記 憶 體 60執 行 清 除 操 作 , 則 輸 入 訊 號 NEGWL會 對 應 邏 輯 值 "1", 亦即輸入訊號 NEGWL係為高電壓準位 (例如電壓 Vpp) , 所以電晶體 90c維持關閉狀態, 而電晶體 90e會導 通 而 導 致 端 點 D電 連 接 於 接 地 端 GND, 此 外 , 反 相 器 92a的 輸 出 端 對 應 邏 輯 值 "0", 亦 即 反 相 器 92a的 輸 出 端 係 為 接 , 所 以 電 晶 體 90d會 導 通 , 而 電 晶 體 90f則 維 持 關 閉 狀 態 。 隨 著 電 晶 體 90e的 導 通 而 驅 使 端 點 D對 應 接 地 電 壓 ,因此電晶體 90b亦會導通,並造成端點 C趨近電壓 Vpp, 同時電晶體 90a會維持關閉狀態。明顯地, 反相器





五、發明說明 (19)

92b的輸出端會對應高電壓準位(例如電壓 Vpp),所以最後電晶體 90g維持關閉狀態,而電晶體 90h會導通而驅使電壓 Vnw等於接地電壓,換句話說,若快閃記憶體 60執行清除操作時,則電壓 Vnw會被基底電壓控制電路 76設定為接地電壓 (例如 0伏特)。

請參閱圖七,圖七為圖四所示之驅動電壓輸出電路74的 電路示意圖。驅動電壓輸出電路74包含有複數個輸出單 元 94a、 94b, 由 圖 五 可 知 , 若 字 元 線 驅 動 電 路 82用 來 驅 動八條字元線 WL₁~ WL的 電壓準位,則驅動電壓輸出電路 74便 需 包 含 有 八 個 輸 出 單 元 94a、 94b以 分 別 設 定 各 驅 動 單元 83a、83b、83c所需的電壓(Vin)₀~(Vin)₇,亦即於圖 七中,輸出單元 94a係用來設定電壓 $(Vin)_a$,而輸出單元 94a則用來設定電壓 (Vin)₇。每一輸出單元 94a、 94b對應 相同的電路架構,以輸出單元94a為例,其包含有複數個 電 晶 體 96a、96b、96c、96d、96e、96f、96g、96h以及 - 反相器 98。若快閃記憶體 60執行程式化操作,則電壓 供 應 電 路 66所 提 供 之 電 壓 Vset會 對 應 前 述 電 壓 Vpp(例 如 8.5伏特),若字元線 WL止的記憶單元 80需程式化,則第 二解碼電路 64所輸出的第二解碼訊號 XT會用來選取字元 線 W L o, 亦即當第二解碼訊號 X T 由解碼訊號 X T o~ X T 構成 時,其中解碼訊號 XT便會對應邏輯值 "1",而其餘解碼訊 號 XT₁~XT此時則會對應邏輯值"0"。對於輸出單元 94a來 說,反相器98的輸出端便對應邏輯值0",亦即反相器98





五、發明說明 (20)

的 輸 出 端 即 為 接 地 電 壓 , 所 以 電 晶 體 96e維 持 關 閉 狀 態 , 而電晶體 96c會導通,此外,由於解碼訊號 XT 對應高電壓 準位 (例如電壓 Vset),所以電晶體 96f會導通,而電晶 赠 96d則 維 持 關 閉 狀 態 。 隨 著 電 晶 體 96f的 導 通 , 因 此 端 E會 電 連 接 於 接 地 端 G N D 而 對 應 接 地 電 壓 , 所 以 電 晶 體 96a亦會導通,並造成端點F趨近電壓 Vset而使電晶體 96b 維持關閉狀態。明顯地,電晶體 90h維持關閉狀態,而電 , 對 於 未 被 選 取 的 解 碼 訊 號 XT_{1~}XT來 說 , 則 相 對 應 的 解碼訊號 XT₁~XT 會是邏輯值"0",亦即解碼訊號 XT₁~XT 係 為接地電壓, 所以反相器 98的輸出端係為邏輯值 "1"而對 高 電 壓 準 位 (例 如 電 壓 Vset) , 因 此 電 晶 體 96c維 持 關 閉狀態, 而電晶體 96e會導通而導致端點 F電連接於接地 GND, 此外, 電晶體 96d會 導通, 而電晶體 96f則維持關 閉 狀 態 。 隨 著 電 晶 體 96e的 導 通 , 所 以 電 晶 體 96e會 驅 使 端點 F對應接地電壓,因此電晶體 96b亦會導通,並造成 端 點 E趨 近 電 壓 Vset,同 時 電 晶 體 96a會 維 持 關 閉 狀 態 明 顯 地 , 電 晶 體 96g維 持 關 閉 狀 態 , 而 電 晶 體 96h則 會 導 讀 取 操 作 , 則 電 壓 供 應 電 路 66所 提 供 之 電 壓 Vset會 對 應 Vdd(例如3伏特),以及若快閃記憶體60執行清 , 則 電 壓 供 應 電 路 66所 提 供 之 電 壓 Vset會 對 應 接 (例如 O伏特),而驅動電壓輸出電路 74的相對應 運作如上所述而不再重複贅述。綜合上述,驅動電壓輸





五、發明說明 (21)

出電路 74依據電壓供應電路 66所提供之電壓 Vset以及第二解碼電路 <math>64所提供的解碼訊號 XT_{0} ~XT來控制輸出之電壓 $(Vin)_{0}$ ~(Vin)的電壓準位。

請同時參閱圖四至圖七,字元線驅動電路 72 a的運作詳述如下。

(一)讀取操作

此時,電壓供應電路 6 6所提供之電壓 Vin'會對應接地電壓 (亦即 0伏特),以及對於需讀取儲存資料的記憶單元 8 0而言,驅動電壓輸出電路 7 4會驅使相對應電壓 (Vin) 0° ··· ...、(Vin) 對應 + 3伏特,相反地,對於不需讀取儲存資料的記憶單元 8 0而言,驅動電壓輸出電路 7 4會驅使相對應電壓 (Vin) 0° ··· ...、(Vin) 對應接地電壓 (亦即 0伏特),如圖七所示,電壓 V set等於 + 3伏特。此外,由於目前係執行讀取操作,因此如圖六所示,電壓 V p p 等於 + 8.5伏特,亦即基底電壓控制電路 7 6會控制電壓 V n w 對應 + 8.5伏特。

若需讀取儲存資料的記憶單元 80位於記憶區塊 70 a之字元線 WL L L ,則第一解碼電路 62所輸出之第一解碼訊號 XP會選取字元線驅動電路 72 a,亦即記憶區塊選取電路 82 a會依據解碼訊號 XPA、 XPB、 XPC來設定端點 A、 B對應邏輯





五、發明說明 (22)

值 "0",所以每一驅動單元 83a、 83b、 83c之電晶體 88a均會導通,而每一驅動單元 83a、 83b、 83c之電晶體 88b均維持關閉狀態。由於需讀取儲存資料的記憶單元 80位於記憶區塊 70a之字元線 WL LL,因此第二解碼電路 64所輸出的第二解碼訊號 XT中,解碼訊號 XT會對應邏輯值 "1",而其餘解碼訊號 XT $_0$ ~XT則對應邏輯值 "0",由圖七可知,電壓 (Vin)會驅動至電壓 Vset(亦即 +3伏特),而電壓 (Vin) $_1$ ~(Vin)則成為接地電壓。明顯地,由圖五可知字元線 WL的電壓準位會驅動至電壓 (Vin) $_0$,因此字元線 WL $_0$ 便可傳輸 +3伏特的電壓值,所以位於記憶區塊 70a之字元線 WLLL的記憶單元 80所儲存之資料即可成功地被讀取。相反地,其餘的字元線 WL $_1$ ~WL能傳輸接地電壓 ($_1$ 0伏特),因此位於字元線 WL $_1$ ~WL能傳輸接地電壓 ($_1$ 0伏特),因此位於字元線 WL $_1$ ~WL能傳輸接地電壓 ($_1$ 0代特),因此位於字元線 WL $_1$ ~WL能傳輸接地電壓 ($_1$ 0代特),因此位於字元線 WL $_1$ ~WL能傳輸接地電壓 ($_1$ 0代特),因此位於字元線 WL $_1$ ~WL能傳輸接地電

若需讀取儲存資料的記憶單元 80位於記憶區塊 70 b之字元線 WL止,則第一解碼電路 62所輸出之第一解碼訊號 XP會選取字元線驅動電路 72b,而非字元線驅動電路 72a,因此對於字元線驅動電路 72a而言,其記憶區塊選取電路 82a會依據對應字元線驅動電路 72b之解碼訊號 XPA、XPB、XPC來設定端點 A、B對應邏輯值 "1",所以每一驅動單元 83a、83b、83c之電晶體 88a均維持關閉狀態,而每一驅動單元 83a、83b、83c之電晶體 88b均會導通。由於





五、發明說明 (23)

記憶區塊 70a中的記憶單元 80所記錄的資料均不需被讀取,因此當每一驅動單元 83a、 83b、 83c之電晶體 88b均導通後,電壓 Vin'會驅動每一字元線 WLo~WL的電壓準位,請注意,於讀取操作中,電壓 Vin'係為接地電壓,換句話說,位於字元線 WLo~WL让的記憶單元 80所記錄的資料此時便無法被讀取。

(二)程式化操作

此時,電壓供應電路 66所提供之電壓 Vin'會對應接地電壓 (亦即 0伏特) ,以及對於需程式化的記憶單元 80而言,驅動電壓輸出電路 74會驅使相對應電壓 $(Vin)_0$ 、 … ... 、 (Vin)對應 +8.5伏特,相反地,對於不需被程式化的記憶單元 80而言,驅動電壓輸出電路 74會驅使相對應電壓 $(Vin)_0$ 、 … ... 、 (Vin)對應接地電壓 (亦即 0伏特) ,如圖七所示,電壓 Vset等於 +8.5伏特。此外,由於目前係執行程式化操作,因此如圖六所示,電壓 Vpp等於 +8.5伏特。

若需程式化的記憶單元 80位於記憶區塊 70a之字元線 WL₀上,則第一解碼電路 62所輸出之第一解碼訊號 XP會選取字元線驅動電路 72a,亦即記憶區塊選取電路 82a會依據解碼訊號 XPA、 XPB、 XPC來設定端點 A、 B對應邏輯





五、發明說明 (24)

值 "0",所以每一驅動單元 83a、 83b、 83c之電晶體 88a均會導通,而每一驅動單元 83a、 83b、 83c之電晶體 88b均維持關閉狀態。由於需程式化的記憶單元 80位於記憶區塊 70a之字元線 WL $_{_{1}}$ 人因此第二解碼電路 64所輸出的第二解碼訊號 XT $_{_{0}}$ 个XT則對應邏輯值 "0",由圖七可知,電壓 (Vin)會驅動至電壓 Vset(亦即 +8.5伏特),而電壓 (Vin) $_{_{1}}$ 个(Vin)則成為接地電壓。明顯地,由圖五可知字元線 WL $_{_{1}}$ 他會驅動至電壓 (Vin) $_{_{0}}$,因此字元線 WL $_{_{1}}$ 使傳輸 +8.5伏特的電壓值,所以便可成功地程式化位於記憶區塊 70a之字元線 WL $_{_{1}}$ 上的記憶單元 80。相反地,其餘的字元線 WL $_{_{1}}$ ~WL $_{_{1}}$ 能够 在會驅動至相對應電壓 (Vin) $_{_{1}}$ 人位於字元線 WL $_{_{1}}$ ~WL $_{_{1}}$ 條傳輸接地電壓 (0伏特),所以位於字元線 WL $_{_{1}}$ ~WL $_{_{1}}$ %以 $_{_{1}}$ %以

若需程式化的記憶單元 80位於記憶區塊 70 b之字元線 WL₀上,則第一解碼電路 62所輸出之第一解碼訊號 XP會選取字元線驅動電路 72 b,而非字元線驅動電路 72 a,因此對於字元線驅動電路 72 a而言,其記憶區塊選取電路 82 a會依據對應字元線驅動電路 72 b之解碼訊號 XPA、 XPB、 XPC來設定端點 A、 B對應邏輯值 "1",所以每一驅動單元83 a、 83 b、 83 c之電晶體 88 a均維持關閉狀態,而每一驅動單元83 a、 83 b、 83 c之電晶體 88 b均會導通。由於記憶





五、發明說明 (25)

區塊 70 a中的記憶單元 80所記錄的資料均不需被程式化,因此當每一驅動單元 83 a、 83 b、 83 c之電晶體 88 b均導通後,電壓 Vin'會驅動每一字元線 WL₀~WL的電壓準位,請注意,於程式化操作中,電壓 <math>Vin'係為接地電壓,換句話說,位於字元線 WL_{0} ~WL上的記憶單元 80所記錄的資料此時便無法被程式化。

(三)清除操作

此時,電壓供應電路 6 6所提供之電壓 Vin'會對應一負電壓 (亦即 -7伏特),以及驅動電壓輸出電路 7 4會驅使相對應電壓 (Vin)0、… ...、 (Vin)對應接地電壓 (亦即 0伏特),如圖七所示,電壓 Vset等於 0伏特。此外,由於目前係執行清除操作,因此如圖六所示,輸入訊號 NEGWL會對應邏輯值 "1",所以接地電壓會驅動電壓 Vnw等於 0伏特,亦即基底電壓控制電路 7 6會控制電壓 Vnw對應 0伏特。

當欲清除快閃記憶體 60中所有記憶單元 80所儲存的資料時,若第一解碼電路 62所輸出之第一解碼訊號 XP選取到字元線驅動電路 72a,亦即記憶區塊選取電路 82a會依據解碼訊號 XPA、 XPB、 XPC來設定端點 A、 B對應邏輯值 "0",請注意,每一驅動單元 83a、 83b、 83c之電晶體 88a的基底此時電連接於接地電壓,而每一驅動單元





五、發明說明 (26)

83a、83b、83c之電晶體88b則電連接於負電壓,所以當接地電壓輸入每一驅動單元83a、83b、83c之電晶體88a、88b的閘極(gate)時,每一驅動單元83a、83b、83c之電晶體88a均維持關閉狀態,而每一驅動單元83a、83b、83c之電晶體88b均會導通,因此電壓Vin'便會經由每一驅動單元83a、83b、83c之電晶體88b來驅動(Vin)₀、……..(Vin)對應-7伏特,換句話說,便可成功地清除位於記憶區塊70a中的所有記憶單元80所記錄的資料。

另外,當欲清除快閃記憶體 60中所有記憶單元 80所储存的資料時,若第一解碼電路 62所輸出之第一解碼訊號 XP選取到字元線驅動電路 72 b,則對於字元線驅動電路 72 a 而言,端點 A會對應電壓 V n w 而超近接地電壓,所以一驅動單元 83 a、 83 b、 83 c之電晶體 88 a均維持關閉狀態,而端點 B的電壓準位則足以導通每一驅動單元 83 a、 83 b、 83 c之電晶體 88 b來驅動 $(Vin)_0$ 、… ... $(Vin)_7$ 對應 -7 伏特,换句話說,當快閃記憶體 60 執行清除操作時,行驅動電路 68 中每一字元線驅動電路 72 a、 72 b所對應的字元線 WL_0 ~WL 均會驅動至電壓 Vin,而對應 -7 伏特,所以快閃記憶體 60 中所有記憶單元 80 便可成功地完成清除储存資料的運作。

請注意,於執行清除操作時,如上所述,接地電壓會輸





五、發明說明 (27)

入電晶體 88a、88b,且當電晶體 88b導通時,電晶體 88a之級極 (drain) 會趨近電壓 Vin'而對應 -7伏特,而電晶體 88a之源極 (source) 則會受驅動電壓輸出電路 74控制而趨近接地電壓,因此,若電壓 Vnw仍維持讀取操作或程式化操作時所對應的電壓準位 (亦即 +8.5伏特),則電晶體 88a之汲極與其基底之間會對應一極大的逆向偏壓 (15.5伏特),則電晶體 88a之汲極與其基底之間可能因為電晶體接面崩潰效應 (junction breakdown) 而導通,並造成清除操作無法順利地完成,所以本發明揭露一基底電壓控制電路 74,其可於快閃記憶體 60執行清除操作時,驅動電晶體 88a之基底電壓 Vnw對應接地電壓,因此可避免上述逆向偏壓過大的情形。

如上所述,於快閃記憶體 60執行讀取操作或程式化操作時,當一預定字元線驅動電路 (例如字元線驅動電路 72a) 啟動時,每一驅動單元 83a、 83b、 83c之電晶體 88a均會導通,因此電壓 (Vin)₀~(Vin)便可分別驅動相對應字元線 WL₀~WL₂,換句話說,各個電壓 (Vin)₀~(Vin)的電壓準位便決定相對應字元線 WL₀~WL₂上的記憶單元 80是否需被程式化或被讀取其儲存之資料。舉例來說,假設字元線 WL₀上的記憶單元 80需被程式化或被讀取其儲存之資料,因此驅動電壓輸出電路 74所提供的電壓 (Vin)便會對應正電壓 (例如 +8.5伏特或 +3伏特),因此 +8.5伏特





五、發明說明 (28)

傳輸至字元線 WLo。相反地,若字元線 WLo上的記憶單元80 不需被程式化或被讀取其儲存之資料,因此驅動電壓輸 電路 74所提供的電壓 (Vin)便會對應接地電壓 (Mu)伏特),因此0伏特的電壓準位(程式化操作或讀取操 作) 便 經 由 電 晶 體 88a傳 輸 至 字 元 線 WL, 然 而 , 電 晶 體 88a係為一P型金屬氧化半導體電晶體,若電晶體 88a導通 所對應的臨界電壓 (threshold voltage) 為 V_{to}(負電 壓) ,因此對於驅動單元83a來說,當電晶體88a之閘極 輸入接地電壓時,電晶體 88a會導通,若輸入電晶體 88a之源極的電壓 (Vin)條為正電壓,則字元線 WL 最後會對 應電壓(Vin), 然而, 若輸入電晶體 88a之汲極的電壓 (Vin)條為接地電壓,則當字元線 WL的電壓準位小於 -V_{tn}, 則 電 晶 體 88a之 閘 極 與 源 極 之 電 壓 差 便 小 於 -V_t而 無 法 導 通 , 亦 即 字 元 線 WL的 電 壓 準 位 最 後 會 趨 近 -V₊而 偏 離 預 定 的 接 地 電 壓 。 換 句 話 說 , P型 金 屬 氧 化 半 導 體 電 晶 體 對於邏輯值"1"有較佳的傳輸特性,相反地,如業界所習 N型 金屬氧化半導體電晶體則對於邏輯值"0"有較佳 的傳輸特性。因此,為了改善電晶體 88a不善於傳輸接地 電壓至相對應字元線 Wlo~Wl的缺點,因此本實施例揭露 於 每 一 驅 動 單 元 83a、 83b、 83c中 設 置 有 電 晶 體 88c來 輔 助電晶體 88a驅動字元線 WL_n~WL等於接地電壓,因此使得 快 閃 記 憶 體 60可 正 確 地 運 作 , 而 電 晶 體 88c是 否 導 通 則 由 圖四所示之字元線重置電路78所輸出的電壓 $(Vrst)_{0}$ ~ (Vrst)來控制。





五、發明說明 (29)

請參閱圖八,圖八為圖四所示之字元線重置電路 78的電 路示意圖。字元線重置電路78包含有複數個電壓準位重 置 單 元 100a、 100b, 請 注 意 , 圖 八 中 僅 顯 示 雨 電 壓 準 位 重 置 單 元 100a、 100b以 便 於 說 明 字 元 線 重 置 電 路 78的 運 。 電 壓 準 位 重 置 單 元 100a、 100b對 應 相 同 的 電 路 架 構 ,以電壓準位重置單元 100a為例,其包含有兩 NOR邏輯 閘 102a、 102b, 一 NAND邏 輯 閘 104, 兩 反 向 器 106a、 106b, 以及兩電晶體 108a、108b。如圖五所示,字元線 驅動電路 72a包含有 8個驅動單元,因此字元線重置電路 78則包含有八個電壓準位重置單元,分別用來輸出電壓 (Vrst)₀~(Vrst)γ, 其中電壓準位重置單元 100a係用來控 制 電 壓 (Vrst)的 電 壓 準 位 , 而 電 壓 準 位 重 置 單 元 100b則 係用來控制電壓 (Vrst)的電壓準位。若快閃記憶體60執 行清除操作時,則輸入訊號 NEGWL會對應邏輯值"1",因 此對於電壓準位重置單元 100a而言, 不論解碼訊號 XT的 邏輯值為 "1"或 "0", NOR邏輯 閘 102的 輸出端必定對應邏 輯 值 "O"而 輸 入 NAND邏 輯 閘 104與 NOR邏 輯 閘 102b, 由 於 NAND邏輯閘 104之一輸入端對應邏輯值 "0",所以端點 G必 定 對 應 邏 輯 值 "1", 此 時 , NOR邏 輯 閘 102b的 兩 輸 入 端 均 對應邏輯值 "0",因此端點 H會對應邏輯值 "1"。最後,電 晶體 108a維持關閉狀態, 而電晶體 108b則會導通而驅使 電 壓 (Vrst) 成 為 接 地 電 壓 。 同 樣 的 道 理 , 當 輸 入 訊 號 NEGWL對應邏輯值"1"時,電壓(Vrst)~(Vrst)亦會成為





五、發明說明 (30)

 \dot{z} 快 閃 記 憶 體 \dot{z} 6 0執 行 程 式 化 操 作 或 讀 取 操 作 時 , 則 輸 入 訊號 NEGWL會對應邏輯值"0",當字元線驅動電路72a所驅 動之字元線 WL 止的記憶單元 80需被程式化或被讀取,則 如前所述,字元線驅動電路72a會被選取,且解碼訊號 XT_0 會對應邏輯值"1",而驅動電壓輸出電路74(如圖七所 示) 會 驅 使 電 壓 (Vin) 對 應 +8.5伏 特 (程 式 化 操 作) 或 +3 伏特 (讀 取 操 作) , 因 此 電 壓 (Vin)便 經 由 電 晶 體 88a傳 輸 至 字 元 線 WL a,由 於 電 晶 體 88a係 為 P型 金 屬 氧 化 半 導 體 電晶體,以及電壓(Vin)條為正電壓而輸出電流至字元線 WL_0 , 亦即電晶體 88a係視為傳導邏輯值 "1"而對應較佳的 傳輸特性,明顯地,電晶體 88c此時不需導通,因此對於 電壓準位重置單元 100a而言,由於解碼訊號 XT 對應邏輯 值 "1",所 以 NOR邏 輯 閘 102的 輸 出 端 必 定 對 應 邏 輯 值 "0"而 輸 入 NAND邏 輯 閘 104與 NOR邏 輯 閘 102b, 由 於 NAND 邏輯 閘 104之 一 輸 入 端 對 應 邏輯 值 "0", 所 以 端 點 G必 定 對 應 邏 輯 值 "1", 此 時 , NOR邏 輯 閘 102b的 兩 輸 入 端 均 對 應





五、發明說明 (31)

邏輯值 "0",因此端點 H會對應邏輯值 "1"。最後,電晶體 108a維持關閉狀態,而電晶體 108b則會導通而驅使電壓 (Vrst)成為接地電壓,所以電晶體 88c維持關閉狀態。

當 字 元 線 驅 動 電 路 72a所 驅 動 之 字 元 線 WL 上 的 記 憶 單 元 80 需被程式化或被讀取,則如前所述,字元線驅動電路 72a 會被選取,以及解碼訊號 XT 會對應邏輯值"1",然而對於 未選取的解碼訊號 XT 來說,其會對應邏輯值 "0",此外驅 動 電 壓 輸 出 電 路 74 (如 圖 七 所 示) 會 驅 使 電 壓 (Vin) 對 應 0伏特(程式化操作或讀取操作),因此電壓(Vin)便經 由電晶體 88a傳輸至字元線 WLa, 由於電晶體 88a係為 P型金 屬氧化半導體電晶體,以及電壓(Vin)係為接地電壓而汲 取字元線 WL 輸出的電流,亦即電晶體 88a係視為傳導邏輯 值 0 而 對 應 不 佳 的 傳 輸 特 性 , 明 顯 地 , 電 晶 體 88 c 此 時 便 需 導 通 以 輔 助 電 晶 體 88a驅 動 字 元 線 WL 對 應 接 地 電 壓 。 因此,對於電壓準位重置單元100a而言,由於解碼訊號 XT 對應邏輯值"0",所以NOR邏輯閘102的輸出端必定對應 邏輯值"1"而輸入 NAND邏輯閘 104與 NOR邏輯閘 102b, 由於 NOR邏輯 閘 102b之 一 輸 入 端 對 應 邏輯 值 "1", 所 以 端 點 H必 定 對 應 邏 輯 值 "0", 此 時 , NAND邏 輯 閘 104的 兩 輸 入 端 均 對 應 邏 輯 值 "1", 因 此 端 點 G會 對 應 邏 輯 值 "0"。 最 後 , 電 晶體 108b維持關閉狀態, 而電晶體 108a則會導通而驅使 電 壓 (Vrst)成 為 電 壓 Vdd(例 如 +3伏 特) , 所 以 電 晶 體 88c會啟動, 由於電晶體 88c係為 N型 金屬氧化半導體電晶





五、發明說明 (32)

體,因此其對於邏輯值 "0"有較佳的傳輸特性,換句話說,字元線 WL的電壓準位可十分趨近接地電壓。

請注意,本實施例中,同一驅動電壓輸出電路74可應用 於行驅動電路 68中所有字元線驅動電路 72a、72b,舉例 來 說 , 驅 動 電 壓 輸 出 電 路 <math>74之 輸 出 單 元 94a所 產 生 的 電 壓 (Vin) 同時輸出至字元線驅動電路 72a、 72b, 若字元線驅 動 電 路 72b之 相 對 應 字 元 線 WL 止 的 記 憶 單 元 80需 被 程 式 化 時,電壓(Vin)會傳輸至字元線驅動電路72b之相對應字 元線 WLo, 然而, 字元線驅動電路 72a之相對應字元線 WLo 上的記憶單元80並不需被程式化,如前所述,同一電壓 (Vin)亦會輸出至字元線驅動電路 72a,由圖五可知,雖 然電壓(Vin)此時為+8.5伏特,然而由於字元線驅動電路 72a之相對應字元線 WL止的記憶單元 80並不需被程式化, 所以字元線驅動電路 72a不會被選取,亦即對於驅動單元 83a而言, 電晶體 88a維持關閉狀態, 因此電壓 (Vin) 並不 會用來驅動字元線驅動電路72a之相對應字元線 WL的電壓 準位,換句話說,雖然本實施例中,同一驅動電壓輸出 電路 74應用於行驅動電路 68中所有字元線驅動電路 72a、 72b,然而字元線驅動電路 72a、72b仍可正確地運作。同 樣地,同一基底電壓控制電路76以及同一字元線重置電 路 78均 可應用於行驅動電路 68中所有字元線驅動電路 72a、72b上。





五、發明說明 (33)

產成本

本發明快閃記憶體係應用習知互補金屬氧化半導體電晶 體 (complementary metal oxide semiconductor, CMOS)製程所形成,而相較於習知技術,本發明快閃記 憶體揭露同一驅動電壓輸出電路應用於複數個字元線驅 電路,依據圖三所示之習知字元線驅動電路 42a可知於 控制八條字元線WL~WL的架構下,其大約需要 90個 電 晶 ,依據圖五所示之本發明字元線驅動電路 知 ,於控制八條字元線 WLo~WL的架構下,其大約僅 40個電晶體,所以,若本發明字元線驅動電路應用於N條 (例如 512條) 字元線的架構,則相較於習知字元線驅動 ,本發明字元線驅動電路更可大幅地降低電晶體的 請注意,雖然本發明快閃記憶體另設置有一驅動 , 一 基 底 電 壓 控 制 電 路 ,以及一字元線重 來控制複數個字元線驅動電路的運作 相較於習知快閃記憶體 , 本發明快閃記 憶體所需的電晶體較少而具有較小的尺寸以及較低的生

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





圖式簡單說明

圖式之簡單說明

圖一為習知快閃記憶體的結構示意圖。

圖二為圖一所示之快閃記憶體的電路示意圖。

圖三為圖二所示之字元線驅動電路的電路示意圖。

圖四為本發明快閃記憶體的功能方塊示意圖

圖五為圖四所示之字元線驅動電路的電路示意

圖六為圖四所示之基底電壓控制電路的電路示意

圖七為圖四所示之驅動電壓輸出電路的電路示意

圖八為圖四所示之字元線重置電路的電路示意圖。

圖式之符號說明

1 0 快閃記憶體

14 源極

浮置閘極 18

22 通道

26、44、80 記憶單元

34、 64 第二解碼電路

38 \ 66

12 基 底

16 汲 極

20控制閘極

24 \ 25 氧 化 層

32、 62 第一解碼電路

36、68 行驅動電路

電壓供應電路 40a、40b、70a、70b 記憶區塊

42a、42b、72a、72b 字元線驅動電路

46、84、104 NAND邏輯閘

48a、48b、48c、102a、102b NOR邏 輯 閘

50a、50b、50c 電壓轉換電路



圖式簡單說明

52a, 52b, 52c, 52d, 86a, 86b, 86c, 86d, 86e,

86f, 88a, 88b, 88c, 90a, 90b, 90c, 90d, 90e,

90f, 90g, 90h, 96a, 96b, 96c, 96d, 96e, 96f,

96g、96h、108a、108b 電晶體

54, 87a, 87b, 87c, 87d, 87e, 92a, 92b, 98, 106a,

106b 反相器

74 驅動電壓輸出電路 76 基底電壓控制電路

78 字元線重置電路 82a、82b 記憶區塊選取電路

83a、83b、83c 驅動單元

94a、94b 輸出單元

100a、100b 電壓準位重置單元



1. 一種非揮發性記憶體 (non-volatile memory),其包含有:

複數個記憶區塊 (memory block) ,每一記憶區塊包含有複數個字元線 (word line) ,每一字元線電連接於複數個記憶單元 (memory cell);

一第一解碼電路,用來解碼一記憶體位址以產生複數個第一解碼訊號;

一第二解碼電路,用來解碼該記憶體位址以產生複數個第二解碼訊號;以及

一行驅動電路(row driver),用來驅動一預定字元線至一預定電壓準位,該行驅動電路包含有:

複數個字元線驅動電路(word line driver),電連接於該第一解碼電路與該第二解碼電路,每一字元線驅動電路包含有:

複數個驅動單元,每一驅動單元係電連接於一字元線; 一記憶區塊選取電路,電連接於該複數個驅動單元,用 來依據該複數個第一解碼訊號導通該複數個驅動單元; 以及

一驅動電壓輸出電路,電連接於該複數個驅動單元,用來以不使用該複數個第一解碼訊號之方式依據該複數個第二解碼訊號決定複數個驅動電壓之操作電壓準位,及於連接於該預定字元線之驅動單元導通而電連接該預定字元線與該驅動電壓輸出電路時,輸出一預定驅動電壓來驅動該預定字元線至該預定電壓準位。



- 2. 如申請專利範圍第 1項所述之非揮發性記憶體,其係為一快閃記憶體 (flash memory)。
- 3. 如申請專利範圍第 1項所述之非揮發性記憶體,其係由一互補金屬氧化半導體電晶體 (complementary metal oxide semiconductor, CMOS) 製程所形成。
- 4. 如申請專利範圍第3項所述之非揮發性記憶體,其中每一驅動單元包含有:
- 一 P型 金屬氧化半導體電晶體 (PMOS), 其包含有:
- 一汲極(drain),電連接於一驅動電壓;
- 一源極(source),電連接於一字元線;以及
- 一閘極(gate),電連接於該記憶區塊選取電路之第一
- 輸出端;以及
- 一第一N型金屬氧化半導體電晶體(NMOS),其包含有:
- 一 汲 極 , 電 連 接 於 該 P型 金 屬 氧 化 半 導 體 電 晶 體 之 源 極 ;
- 一源極,電連接於一預定電壓;以及
- 一閘極,電連接於該記憶區塊選取電路之第二輸出端。
- 5. 如申請專利範圍第 4項所述之非揮發性記憶體,其中該 P型金屬氧化半導體電晶體係形成於一 N型基底上,以及該第一 N型金屬氧化半導體電晶體係形成於一 P型基底上。



- 6. 如申請專利範圍第 5項所述之非揮發性記憶體,其中該 P型基底係電連接於該第一 N型 金屬氧化半導體電晶體之源極,且該行驅動電路另包含有:
- 一基底電壓控制電路,電連接於該N型基底,用來輸出一控制電壓至該N型基底。
- 7. 如申請專利範圍第6項所述之非揮發性記憶體,其中若該非揮發性記憶體進入一讀取(read)狀態或一程式化(program)狀態,則該控制電壓對應一第一電壓準位,若該非揮發性記憶體進入一清除(erase)狀態,則該控制電壓對應一第二電壓準位。
- 8. 如申請專利範圍第6項所述之非揮發性記憶體,其中該第一電壓準位大於該第二電壓準位。
- 9. 如申請專利範圍第4項所述之非揮發性記憶體,其中該驅動單元包含有:
- 一第二N型金屬氧化半導體電晶體(NMOS),其包含有:
- 一 汲 極 , 電 連 接 於 該 P型 金 屬 氧 化 半 導 體 電 晶 體 之 源 極
- 一源極,電連接於該預定電壓;以及
- 一閘極。
- 10. 如申請專利範圍第9項所述之非揮發性記憶體,其另



包含有:

一字元線重置電路,電連接於該第二 N型金屬氧化半導體電品體之閘極,用來輸出一控制電壓至該該第二 N型金屬氧化半導體電品體之閘極。

11. 如申請專利範圍第 10項所述之非揮發性記憶體,其中若該非揮發性記憶體進入一清除(erase)狀態,則該字元線重置電路所輸出之控制電壓無法開啟該第二 N型金屬氧化半導體電晶體。


12.如申請專利範圍第11項所述之非揮發性記憶體,其中若該非揮發性記憶體進入一讀取(read)狀態或一程式化(program)狀態,以及該驅動單元之相對應字元線被選取以進行讀取或程式化,則該字元線重置電路所輸出之控制電壓無法開啟該第二N型金屬氧化半導體電晶體。


13. 如申請專利範圍第 4項所述之非揮發性記憶體,其中若該記憶區塊選取電路選取該複數個驅動單元,則該記憶區塊選取電路之第一輸出端對應一第一電壓準位以開啟該 P型金屬氧化半導體電晶體,以及若該記憶區塊選取電路之第一輸出端對應一第二電壓準位以關閉該 P型金屬氧化半導體電晶體。





14. 如申請專利範圍第 4項所述之非揮發性記憶體,其中若該記憶區塊選取電路選取該複數個驅動單元,則該記憶區塊選取電路之第二輸出端對應一第一電壓準位以關閉該 N型金屬氧化半導體電晶體,以及若該記憶區塊選取電路不選取該複數個驅動單元,則該記憶區塊選取電路之第二輸出端對應一第二電壓準位以開啟該 N型金屬氧化半導體電晶體。





















圖六








圖八











(4.6版)申請案件名稱:應用同一驅動電壓輸出電路於複數個字元線驅動電路的快 閃記憶體

第 47/47 頁

